THIN FILM TRANSISTOR, METHOD FOR MANUFACTURING SAME CIRCUIT THEREOF, ELECTRONIC DEVICE AND ELECTRONIC APPARATUS

Publication number: JP2005243822 Publication date: 2005-09-08

 Publication date:
 2005-09-08

 Inventor:
 KAWASE TAKEO

 Applicant:
 SEIKO EPSON CORP

Classification:

- International: H01L21/336: H01L21/368: H01L21/47: H01L29/786:

H01L51/00; H01L21/02; H01L29/66; H01L51/00; (IPC1-7): H01L21/336; H01L21/368; H01L21/47; H01L29/786;

H01L51/00


- european:

Application number: JP20040050099 20040225 Priority number(s): JP20040050099 20040225

Report a data error here

Abstract of JP2005243822

PROBLEM TO BE SOLVED: To provide a method for manufacturing a thin film transistor capable of manufacturing a thin film transistor with good characteristics, the thin film transistor to be manufactured by the method for manufacturing the thin film transistor, a thin film transistor circuit provided with the thin film transistor, an electronic device and an electronic apparatus. SOLUTION: The method for manufacturing the thin film transistor comprises the steps of feeding, onto a substrate formed with a source electrode and a drain electrode, a liquefied material containing an organic semiconductor layer forming material and a first gate insulating laver forming material which are insoluble to each other, and a solvent which can dissolve both the materials to form a liquefied laver 9: and of removing the solvent from in the liquefied layer 9, with the result that a first domain 91' mainly containing the organic semiconductor layer forming material and a second domain 92' mainly containing the first gate insulating layer forming material are isolated from each other in a thickness direction of the liquefied layer 9 to be also solidified, to obtain an organic semiconductor layer and a first gate insulating layer. COPYRIGHT: (C)2005.JPO&NCIPI



(51) Int.C1.7	FI			テーマコート	(参考)
HO1L 21/33	HO1L	29/78 €	318A	5F053	
HO1L 21/36	HO1L	21/368	L	5F058	
HO1L 21/47	HO1L	21/47		5F110	
HO1L 29/78	HO1L	29/78 €	318B		
HO1L 51/00	H01L	29/78 6	317V		
	審査請求 未	騰求 請求項	の数 18 OL	(全 33 頁)	最終頁に続く
(21) 出願番号	特願2004-50099 (P2004-50099)	(71) 出題人	000002369		
(22) 出願日	平成16年2月25日 (2004.2.25)		セイコーエブ	リン株式会社	
			東京都新宿区	斯宿2丁目4	番1号
		(74)代理人	100091292		
			弁理士 増田	連哉	

(74) 代理人 100091627

(72)発明者 川瀬 健夫

4理士 期比 一夫


長野県駅防市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 5F053 AA50 DD19 FF01 HB10 LL10 PP20 RR05 5F058 AA10 AC02 AC05 AC10 AE02 A001 AP02

(64) [発明の名称] 薄類トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび 電子機器

(57)【要約】

【選択図】図5

ソース電極およびドレイン電極が形成された基板上に、 互いに相溶しない有機半線体開形成用材料もよび第1の ケート輸給機形成用材料と、これらの材料の列方を溶解 し得る溶煤とを含有する液状材料を供給して液状層 9を 形成する工程と、液状層 9中から溶鍼を除去することに より、主に有機半導体層形成用材料を含む第1のドメイ ン91°と主に第1のゲート純緑層形成用材料を含む第 2のドメイン92°とを、液状層 9の原さ方向に相分離 させるとともに固化させて、有機半導体層と第1のゲート ・純緑層と移る工程とを有する。



【特許請求の範囲】

【請求項1】

ソース電極と、ドレイン電極と、ゲート電極と、前記ソース電極およびドレイン電極に 対して前記ゲート電極を絶縁する有機絶縁体層と、該有機絶縁体層に接触する有機半導体 層とを有する薄膜トラシジスタを製造する方法であって。

前記ソース電極およびドレイン電極、または、前記ゲート電極が形成された基板上に、 前記有機牛導体層を形成するための第1の材料と、設第1の材料と相信しない前記有機絶 線体層を形成するための第2の材料と、前記第1の材料および前記第2の材料の双方を溶 解し得る溶媒とを含有する流状料料を供給して溶状層を形成する第1の工程と

前記液状層中から前記溶媒を除去することにより、主に前記第1の料料を含む第1のド メインと、主に前記第2の材料を含む第2のドメインとを、前記液状層の厚さ方向に相分 鑑させるとともに固化させて、前記有機半導体層と前記有機絶縁体層とを得る第2の工程 とを有することを特徴とする薄膜トランジスタの製造方法。

【請求項2】

前記第1の工程に先立って、前記基板の前記流状層を形成する面側に、前記有機半導体 層および前記有機絶縁体層のうち、前記基板側とする一方の層を形成するための材料との 報和性を、他方の層を形成するための材料との線和性より高くする線和性向上処理を施す 工程を有する請求項1に記載の薄限トランジスクの製造方法。

【請求項3】

前記親和性向上処理は、プラズマ処理である請求項2に記載の薄膜トランジスタの製造 方法。

【請求項4】

前記観和性向上処理は、前記第1の材料または前記第2の材料を構成する化合物の一部 を含む化学構造を導入する化学修飾処理である請求項3に記載の薄膜トランジスタの製造 方法。

【請求項5】

前記第1の材料および前記第2の材料のうちの少なくとも一方は、高分子材料である請求項1ないし4のいずれかに記載の狩膜トランジスタの製造方法。

【請求項6】

前記第1の材料が高分子材料であり、その重量平均分子量が4000~30000である請求項5に記載の薄膜トランジスタの製造方法。

【請求項7】

前記第2の材料が高分子材料であり、その重量平均分子量が10000~200000 0である請求項5または6に記載の薄膜トランジスタの製造方法。 【請求項8】

は日本の人口

前記溶線は、高沸点溶線である請求項1ないし7のいずれかに記載の薄膜トランジスタの製造方法。 (請決項9)

前記溶媒は、低沸点溶媒である請求項1ないし7のいずれかに記載の薄膜トランジスタの製造方法。

【請求項10】

前記液状材料中における前記第1の材料と前記第2の材料との混合比は、重量比で3: 1~1:3である請求項1ないし9のいずれかに記載の薄膜トランジスタの製造方法。

【請求項11】

前記第1の工程において、前記液状材料は、液滴吐出法により供給される請求項1ない し10のいずれかに記載の薄膜トランジスタの製造方法。

【請求項12】

前記第2の工程において、前記液状層を固化させるのに要する時間は、5秒以上である 請求項1ないし11のいずれかに記載の薄膜トランジスタの製造方法。

【請求項13】

固化後の前記液状層の平均厚さを t としたとき、前記2の工程において、前記液状層の 平均厚さが1、2 t ~ 10 t の範囲における、前記第1のドメインまたは前記第2のドメ インのうちのいずれか一方の前記液状層を形成する面に対する接触角が30 t 以下である 請求項 1 たい1、1 2 のいずれかに記録の漢版トランジスタの製造方法。

【請求項14】

前記第2の工程において、固化後の前記液状層に対して熱処理を施す請求項1ないし1 3のいずわかに記載の薄膜トランジスタの製造方法。

【請求項15】

請求項1ないし14のいずれかに記載の薄膜トランジスタの製造方法により製造された ことを特徴とする薄膜トランジスタ。

ことを特徴と 【請求項16】

請求項15に記載の薄膜トランジスタを備えることを特徴とする薄膜トランジスタ回路

【請求項17】

請求項16に記載の薄膜トランジスタ回路を備えることを特徴とする電子デバイス。 【請求項18】

「競求項17cに記載の電子デバイスを備えることを特徴とする電子機器。 【発明の詳細な説明】

「みたっけんンミナギログ

【技術分野】

[0001] 本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器に関するものである。

【背景技術】

[0002]

近年、半導体的な電気伝導を示す有機材料(有機半導体材料)を使用した薄膜トランジ スタの開発が進められている。この薄膜トランジスタは、薄型軽量化に適すること、可撓 性有すること、材料コストが安値であること等の長所を有しており、フレキシブルディ スプレイ等のスイッチング素子として期待されている。

このような薄膜トランジスタとしては、茎板上に、ソース電極およびドレイン電極が形成され、これら電極上圧右機半導体層、ゲート能量層、ゲート電極がこの順に精測されたトップゲート構造と、基板上に、ゲート電極、ゲート絶縁層と、右機半導体層がこの順に構造され、この有機半導体層上にソース電極およびドレイン電極が形成されたボトムゲート構造のものが提案されている。

[0003]

ところで、このような薄膜トランジスタにおいて、有機半導体層やゲート絶縁層の形成 方法として、各層の構成材料を溶媒に溶解した溶液を生命する溶液プロセスによる方法が 知られている。この溶液プロセスは、真空蒸着法等で用いるような、大がかりな装置を使 用せず、 常鳥な工程で疲憊を行うことができるという利点を有している。

この溶液プロセスによって、例えばトップゲート構造の有機半導体開結よびゲート乾燥 層を形成するには、ソース電極およびドレイン電極が形成された基板上に、有機半導体材 料を溶解した溶液を途布し、乾燥等を行うことによって有機半導体開を形成した後、この 有機半導体開上に、有機連絡材料を溶解した溶液を性布し、乾燥等を行うことによってゲ 一片幹燥板を形成する (例えば、特許文献1事態)

[0004]

また、ボトムゲート構造のゲート発練層および有機半導体層を形成するには、ゲート電 極が形成された基板上に、有機排除材料を溶解した溶液を整布し、乾燥等を行うことによ ってゲート絶縁層を形成した後、このゲート絶縁層上に、有機半導体材料を溶解した溶液 を塗布し、乾燥等を行うことによって有機半導体層を形成する。

しかしながら、このようにして有機半導体層およびゲート絶縁層を形成すると、各有機 材料や溶媒の組み合わせによっては、上側となる層(上部層)を形成するための溶液の溶 媒によって、下側の層(下部層)が膨潤、溶解してしまうことがある。

[0005]

このような不都合を回避するため、上部層を形成するための溶液の溶媒として、下部層 の構成材料を膨潤、溶解しないものを使用することが行われている。

例えば、芳香族炭化水素系溶線は、一般に、有機半導体材料は溶解するが、有機絶縁材 料は溶解し難い。また、ケトン系やエーテル系の含酸素溶媒は、有機絶縁材料は溶解する が、有機半導体材料は溶解し難い。

したがって、これら溶媒をそれぞれ有機半導体層用の溶媒、ゲート絶縁層用の溶媒として使用することにより、下部層となるゲート絶縁層または有機半導体層の影渦、溶解を防止することができる。

[0006]

ところが、この方法では、使用できる溶媒が制限され、したがって有機半導体材料また は有機絶縁材料もその溶媒に溶解できるものに制限されるため、材料の選択の幅が狭く、 各層の特性の最適化を図るのが短難であるといった問題がある。

また、下部層の脳洞、溶解を防止する他の方法としては、下部層に架橋構造を形成し、 不溶化する方法もある。具体的には、下部層形成用の溶液に、下部層の構成材料とともに 架橋剤やラジカル発生剤を添加し、この溶液を塗布することで1金膜を形成する。そして、 この漆削に、加熱処理や紫外線即割すを行うことによって架路構造を形成する。

しかしながら、この方法では、溶液に添加した架橋剤、ラジカル発生剤の未反応物や反応生成物の影響によって、トランジスタの特性が劣化するといった問題がある。

また、特に有機半導体層では、架橋構造を形成すると、半導体としての特性を決める電子共役系が破壊されるため、架橋構造を形成するのは好ましくない。

[0007]

【特許文献1】特表2003-518754号公報

【発明の開示】

【発明が解決しようとする課題】

[0008]

本発明は、特性に優れた薄膜トランジスタを製造することができる薄膜トランジスタの 製造方法、かかる薄膜トランジスタの製造方法により製造される薄膜トランジスタ、およ び、この薄膜トランジスタを備える薄膜トランジスタ回路、電子デバイスおよび電子機器 を提供することにある。

【課題を解決するための手段】

[0009]

このような目的は、下記の本発明により達成される。

本売明の薄膜トランジスタの製造方法は、ソース電極と、ドレイン電極と、ゲート電極 と、前記ソース電径およびドレイン電影に対して前記ゲート電極を絶縁する有機絶縁体層 と、該有機絶縁体層に接触する有機半導体層とを有する薄膜トランジスタを製造する方法 であって、

前記ソース電極およびドレイン電極。または、前記ゲート電極が形成された基板上に、 前記有機半導体層を形成するための第1の材料と、該第1の材料と配換しない前記有機絶 線体層を形成するための第2の材料と、前記第1の材料および前記第2の材料の双方を溶 解し得る溶媒とを含有する流状料料と供給して液状機を形成する第1の工程と、

前記液状層中から前記溶媒を除去することにより、主に前記第10材料を含む第1のド メインと、主に前記第20材料を含む第2のドメインとを、前記被状層の厚さ方向に相分 鑑させるとともに固化させて、前記表機半導体層と前記有機絶縁体層とを得る第2の工程 とを有することを特徴とする。

これにより、第1の材料および第2の材料の選択の幅が広がるので、これらの組み合わせを適宜設定することにより、特性に優れた薄膜トランジスタを製造することができる。 [0010]

本発明の薄膜トランジスタの製造方法では、前記第1の工程に先立って、前記基板の前

記液状層を形成する面側に、前記存機半導体層および前記有機絶縁体層のうち、前記基板 側とする一方の層を形成するための材料との親和性を、他方の層を形成するための材料と の親和性より高くする親和性も上処理を施す工程を有することが好ましい。

これにより、第1のドメインと第2のドメインとを、より確実に、液状層の厚さ方向に 分離(垂直相分離)させることができる。

[0011]

本発明の薄膜トランジスタの製造方法では、前記親和性向上処理は、プラズマ処理であることが好ましい。

プラズマ処理によれば、親和性向上処理を容易に行うことができる。

本発明の薄限トランジスタの製造方法では、前記費和性向上処理は、前記第1の材料または前記第2の材料を構成する化合物の一部を含む化学構造を導入する化学修飾処理であることが存ましい。

化学修飾処理によれば、第1の材料および第2の材料の特性に応じて、より最適な処理 を行うことができる。

[0012]

本発明の薄膜トランジスタの製造方法では、前記第1の材料および前記第2の材料のうちの少なくとも一方は、高分子材料であることが好ましい。

これにより、第1のドメインと第2のドメインとを、より確実に相分離させることができる。

本発明の薄膜トランジスタの製造方法では、前記第1の材料が高分子材料であり、その 重量平均分子量が4000~30000であることが好ましい。

これにより、第1のドメインと第2のドメインとを、より確実に相分離させることができる。

本発明の薄膜トランジスタの製造方法では、前配第2の材料が高分子材料であり、その 重量平均分子量が10000~2000000であることが好ましい。

これにより、第1のドメインと第2のドメインとを、より確実に相分離させることができる。

[0013]

本発明の薄膜トランジスタの製造方法では、前記溶媒は、高沸点溶媒であることが好ましい。

これにより、液状層を固化させるのに要する時間の調整が容易となるとともに、液状材料の供給方法として液滴吐出法を適用する場合に、液状材料の特性(粘度等)を、液滴吐出法に適したものに側整するのが容易となる。

[0014]

本発明の薄膜トランジスタの製造方法では、前記溶媒は、低沸点溶媒であることが好ましい。

これにより、得られる有機半導体層および有機絶縁体層中に、溶媒が残存するのをより 確実に防止することができる。その結果、得られる薄膜トランジスタの特性をより向上さ せることができる。

本発明の薄膜トランジスタの製造方法では、前記液状材料中における前記第1の材料と 前記第2の材料との混合比は、兼量比で3:1~1:3であることが好ましい。

これにより、第1のドメインと第2のドメインとを、より確実に相分離させることができる。

[0015]

本発明の薄膜トランジスタの製造方法では、前記第1の工程において、前記液状材料は 液適叶出法により供給されることが好ましい。

液適吐出法によれば、所定の位置に液状材料を正確に供給することができ、その結果、 所定形状の有機半導体層および有機絶縁体層を寸法精度よく形成することができる。 【0016】

本発明の薄膜トランジスタの製造方法では、前記第2の工程において、前記液状層を固

化させるのに要する時間は、5秒以上であることが好ましい。

この時間が知過ぎると、第1のドメインと第2のドメインとが十分に成長する前に、液 状層が固化してしまい、第1のドメインと第2のドメインとを層状に分離させる(垂直相 分離させる)のが困難となる場合がある。

[0017]

本発明の薄膜トランジスタの製造方法では、固化後の前記液状層の平均厚さをもとした とき、前記2の工程において、前記液状層の平均厚さが1.2 セー10 もの範囲における 、前記第1のドメインまたは前記第2のドメインのうちのいずれか一方の前記流状層を形成する電に対する接触動が30°以下であることが採ましい。

これにより、第1のドメインと第2のドメインとをさらに確実に垂直相分離させることができる。

[0018]

本発明の薄膜トランジスタの製造方法では、前記第2の工程において、固化後の前記液 状層に対して熱処理を施すことが好ましい。

これにより、例えば、第1の材料が有機半導体材料の前原体で構成されている場合には、この前駅体を反応 (不能和結合の形成、重合反応等) させて、有機半導体材料に変化させることができる。また、無処理を構むことにより、固化後の第1のドメインと第2のドメインとを、再度、溶融または軟化させることができ、これにより、第1のドメインと第2のドメインとをより確実に分離すること (これらの界面をより明確にすること) ができる。その結果、最終的に得られる環膜トランジスタは、より特性に使れたものとなる。

[0019]

本発明の薄膜トランジスタは、本発明の薄膜トランジスタの製造方法により製造された ことを特徴とする。

これにより、特性 (スイッチング特性) に優れる薄膜トランジスタが得られる。

本発明の薄膜トランジスタ回路は、本発明の薄膜トランジスタを備えることを特徴とす る

これにより、信頼性の高い薄膜トランジスタ回路が得られる。

本発明の電子デバイスは、本発明の薄膜トランジスタ同路を備えることを特徴とする。

これにより、信頼性の高い電子デバイスが得られる。

本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。

これにより、信頼性の高い電子機器が得られる。

【発明を実施するための最良の形態】

[0020]

以下、本発明の薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器の好適実施形態に基づいて詳細に説明する。

<蓬膜トランジスタおよびその製造方法>

まず、本発明の薄膜トランジスタおよびその製造方法について説明する。

<<薄膜トランジスタの第1構成>>

まず、本発明の薄膜トランジスタの第1構成 (第1実施形態) について説明する。

図1は、第1構成の薄膜トランジスタを示す縦断面図である。なお、以下の説明では、 図1中の上側を「上」、下側を「下」と言う。

[0021]

図1 に示す薄膜トランジスタ1は、基板2上に設けられており、ソース電極3およびドレイン電極4と、有機半導体層5と、第1のゲート絶縁層(有機絶縁体層)61と、第2のゲート絶縁層62と、ゲート電極7とが、この順で基板2側から機層されて構成されている。

具体的には、薄膜トランジスタ1は、基板2上に、ソース電優3およびドレイン電極4 が分離して設けられ、これらのソース電極3およびドレイン電極4に接触して有機半導体 層5が設けられ、また、この有機半導体層5に接触して第1のゲート絶縁層61が設けられている。さらに、ソース電極3、ドレイン電極4、有機半導体層5および第1のゲート 絶縁順61を覆うように、第2のゲート絶縁層62が設けられ、この第2のゲート絶縁層 上には、少なくともソース電極3とドレイン電極4との間の領域に重なるようにゲート電 係7が影けられている。

[0022]

この薄膜トランジスタ1では、有膜半導体層5のうち、ソース電筋3とドレイン電腦4 との間の顔域が、キャリアが移動するチャネル環域51となっている。以下、のチャネル領域51において、キャリアの移動方向の長さ、すなわちソース電極3とドレイン電極4との間の距離をチャネル長し、チャネル長し方向と直交する方向の長さをチャネル幅Wと言う。

このような薄膜トランジスタ1は、ソース電腦3およびドレイン電腦4が、ゲート絶縁 層61、62を介してゲート電極7よりも基板2側に設けられた構成の薄膜トランジスタ すなわち、トップゲート構造の薄膜トランジスタである。

[0023]

以下、薄膜トランジスタ1を構成する各部について、順次説明する。

基板 2は、 7種 表 トンジスタ1 を構成する名間 (各部) を支持するものである。 基板 2 には、 例えば、 ガラス基板、 ボリ4 ミド、 ボリエチレンナフタレート (PET)、 ボリ エチレンナフタレート (PET)、 ボリ エチレンナフタレート (PEN)、 ボリメチルメタクリレート (PMMA)、 ボリカーボ ネート (PC)、 ボリエーテルスルホン (PES)、 芳香族ボリエステル (液晶ボリマー) 等で構成されるプラスチック基板 (樹脂基板)、 石灰基板、シリコン基板、 ガリウム砒素基板等を用いることができる。 薄膜トランジスタ1 に可操性を付与する場合には、基板 2 には、 樹脂基板が選択される。

この基板2上には、下地層が設けられていてもよい。下地層としては、例えば、基板2 表面からのイオンの拡散を防止する目的、ソース電極3とまなドレイン電極4と、基板2 との密着性(接合性)を向上させる目的、後述するような有機半導体間5を形成するため の材料(第1の材料)との規和性を向上させる目的等により設けられる。

この下地層は、例えば、酸化珪素(SiO_2)、窒化珪素(SiN)、ポリイミド、ボリアミド、架橋により不溶化したボリマー等により構成することができる。

[0025]

基板2上には、ソース電極3およびドレイン電極4が、チャネル長し方向に沿って、所定距離解問して並設されている。

これらのソース電腦3およびドレイン電腦4の構成材料としては、例えば、Pd、Pt Au、W、Ta、Mo、Al、Cr、Ti、Cuまたはこれらを含む合金等の金属材料 が等げられ、チャネル領域を移動するキャリアに応じて適宜選択するのが好ましい。

例えば、チャネル領域をホールが移動するpチャネル薄膜トランジスタの場合には、仕 事関数が比較的大きいPd、Pt、Au、Ni、Cuまたはこれら金属を含む合金を使用 するのが好ましい。

[0026]

また、ソース電極3およびドレイン電極4の構成材料としては、前記の金属材料の他、 「TO、FTO、ATO、SnO、等の場電性酸化物、カーボンプラック、カーボンティ キューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、PEDOT(po 「リー ethylenedioxythiophene)のようなポリチオフェン、ポリ アニリン、ポリ(pーフェニレン)、ポリ(pーフェニレンビニレン)、ポリフルオレン 、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が端すら れ、これらのうちの1種または2種以上を組み合わせて用いることができる。

なお、前記簿電性高分子材料は、通常、塩化鉄、ヨウ業、無糖鉄、有機鉄、ポリスチレ ンサルフォニック酸のようなポリマー等がドーアされ、導電性を付与された状態で用いら れる。

[0027]

ソース電極3およびドレイン電極4の平均厚さは、特に限定されないが、それぞれ、3

 $0\sim300$ nm程度であるのが好ましく、 $50\sim150$ nm程度であるのがより好ましい

ソース電探3とドレイン電極4との間の距離(東間距離)、すなわち、チャネル長しい。 2~30 μ m程度であるのが好ましく、5~20 μ m程度であるのがより好ましい。チャネル長しを前記下限侵より小さくすると、得られた薄膜トランジスタ1同士でチャネル 長に議差が生じ、特性(トランジスタ特性)がぼらつくおそれがある。一方、チャネル長 しを前記上限値より大きくすると、しきい電圧の絶対値が大きくなるとともに、ドレイン 電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。

[0028]

チャネル幅Wは、0.1~5mm程度であるのが据ましく、0.5~3mm程度である のがより算ましい。チャネル幅Wを前記下限値より小さくすると、ドレイン電流の値が小 さくなり、現限トランジスタ1の特性が不十分となるおそれがある。一方、チャネル幅W を前記上限値より大きくすると、薄膜トランジスタ1が大型化してしまうとともに、寄生 容量の増大や、ゲート絶縁階61、62を介したゲート電積7へのリーク電流の増大を招 くおそれがある。

また、基板2上には、ソース電極3とドレイン電極4との間、および、これらのソース 電極3およびドレイン電極4の一部を覆うように、有機半導体階5が設けられている。 100001

有機半導体層5は、有機半導体材料(半導体的な電気伝導を示す有機材料)を主材料と して構成されている。

この有機平導体層5は、少なくともチャネル領域51においてチャネル長上方向とほぼ 平行となるように配向しているのが好ましい。これにより、チャネル領域51におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ1は、その作動速度がより速いものとなる。

[0030]

有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ベンタセン、ヘキサセン、フロシアニン、ベリレン、ヒドラゲン、トリフェニルメタン、ジフェルメタン、スチルベン、アリールビニル、ビラゲリン、トリフェニルアミン、ドリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ボリーNービニルカルバゲール、ボリビニルピン、ボリビニルアン、オリアルネカナスコン、ボリアルネルチンにメース・ボリトラセン、ボリチオフェン、ボリアルキルチンコン、ボリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゲールホルムアルデヒド樹脂、フルオレンービチオフェン、大型食合体、フルオレンーデオフェン、大型食品を大きた。フルオレンーデオフェン・大型食品を大力によりの誘導体のようを高分子の有機半導体材料(共投系高分子材料)が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料(共投系高分子材料)を当けるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。

[0031]

また、このうち、空気中で酸化され難く、安定であること等の理由から、高分子の有機 半導体材料(共役系高庁材料)としては、フルオレンービチオフェン共重合体、フルオ レンーアリールアミン共進合体、ボリアリールアミンまたはこれらの誘導体のうちの少な くとも1種を主成分とするものを用いるのが特に終ましい。

また、高分子の右機半導体材料を主材料として構成される右機半導体層5は、薄型化・ 軽量化が可能であり、可操性にも優先れるため、フレキシブルディスプレイのスイッチング 業子等として用いるれる週階トランジスタへの適用に適している。

[0032]

有機半導体層5の平均厚さは、 $1\sim200$ nm程度であるのが好ましく、 $10\sim100$ nm程度であるのがより好ましい。

なお、有機半導体層5は、ソース電極3およびドレイン電極4を覆うように設けられる

構成のものに限定されず、少なくともソース電極3とドレイン電極4との間の領域 (チャネル領域51)に設けられていればよい。

[0033]

有機半導体層5 上には、第1のゲート絶縁層61が設けられ、さらに、これらを覆うように第2のゲート絶縁層62が設けられている。

ゲート絶縁層61、62は、それぞれ、ソース電極3およびドレイン電極4に対してゲート電極7を絶縁するものである。

ゲート絶縁層61、62は、それぞれ、主として有機絶縁材料(特に、絶縁性を有する 有機高分子材料)で構成されているのが好ましい、絶縁性を有する有機高分子材料を主材 材とするゲート絶縁層61、62は、その形成が容易であるとともに、有機半導体層5と の密巻件の向トを図ることもできる。

[0034]

このような絶縁性を有する有機高分子材料としては、例えば、ボリスチレン、ボリイミド、ボリアミドイミド、ボリビニルフェニレン、ボリカーボネート(PC)、ボリメチルメタクリレート(PMMA)のようなアクリル系制脂、ボリテトラフルオロエチレン(PTFE)のようなファ素系樹脂、ボリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ボリエチレン、ボリプロピレン、ボリイソブチレン、ボリデシなどのオレフィン系樹脂やこれら高分子の誘導体等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。

[0035]

特に、第1のゲート絶縁層61は、右機半導体層5の界面におけるキャリアの移動性能 に影響することから、その構成材料としてはキャリアの動性能を向上させるのに有利を めのを選択するのが好ましい。また、未発明では、第1のゲート絶縁層61を構成する有 機絶縁材料(第1のゲート絶縁層61を形成するための第2の材料)は、後述するように 、有機半導体層5を形成するための材料(第1の材料)と相溶せず、かつ、第1の材料と 柱間の強化送路線1億名もんの指現を力あ。

なお、以下では、有機半導体層5を形成するための第1の材料を、「有機半導体層形成 用材料」と書い、第1のゲート絶縁層61を形成するための第2の材料を、「第1のゲート を縁層形成用材料」と書う。 【0036】

第1のゲート絶縁層61の構成材料(第1のゲート絶縁層形成用材料)としては、例えば、ポリスチレンまたはポリスチレンの主鎖に側頭(例えば、アルキル側横等)を有する ポリマー、ポリエルの主義に側鎖(例えば、アルキル側横を、シワロヘキサンを含む囲 鎖等)を有するポリマー、ポリメチルメタクリレート(PMMA)のようなアクリル系ポ リマー、ポリエチレン、ポリプロビレン、ポリプテンのようなオレフィン系樹脂、または これらを含むコポリマー等が存実である。

[0037]

一方、第2のゲート絶縁層62の構成材料は、ソース電極3およびドレイン電極4と、 ゲート電極7との絶縁性能を重視して、比較的減電報の高いものを選択するのが好ましい。 このような有機秘縁材料としては、例えば、ポリビニルフェノール、ノボラック樹脂の ようなフェノール系樹脂、シアノ基含有樹脂(シアノ基を含む樹脂)、エボキシ系樹脂、 ポリイミド、アミド樹脂等が好適である。

100381

第1のゲート絶縁隔61の平均厚さは、1~300nm程度であるのが好ましく、10~100m程度であるのがより好ましい。また、第2のゲート絶縁隔62の厚さ(平均)は、特に限定されないが、10~5000nm程度であるのが好ましく、100~100nm程度であるのが好ましく、100~100nm程度であるのがより好ましい。

第1のゲート絶縁層61および第2のゲート絶縁層62の厚さを、それぞれ、前記範囲 とすることにより、薄膜トランジスタ1が大型化すること(特に、厚さが増大すること) を防止しつつ、ソース電極3およびドレイン電極4とゲート電極7とを確実に絶縁するこ とができる.

なお、第2のゲート絶縁層62は、単層構成のものに限定されず、複数層の積層構成の ものであってもよい。

また、第2のゲート絶縁層62の構成材料には、例えば、 SiO_2 等の無機絶縁材料を用いることもできる。

[0039]

第2のゲート絶縁層62上には、ゲート電極7が設けられている。

ゲート電極7の構成材料としては、前記ソース電極3およびドレイン電極4で挙げたものと同様のものを用いることができる。

ゲート電極7の平均厚さは、特に限定されないが、0.1~5000nm程度であるのが好ましく、1~5000nm程度であるのがより好ましく、10~5000nm程度であるのがさらに好ましい。

[0040]

以上のような薄膜トランジスタ1は、ゲート電極7に印加する電圧を変化させることにより、ソース電極3とドレイン電極4との間に流れる電流量が制御される。

すなわち、ゲート電優了に電圧が印加されていないOFF状態では、ソース電極3とドレイン電極4との間に電圧を印加しても、有機半導体関与中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極7に電圧が印加されているON状態では、有機半導体関5の第1のゲート起降層61に面した部分、第1のゲート起降層61との開配付近)に電力が誘起され、チャネル領域51にキャリアの流路が形成される。この状態でソース電極3とドレイン電極4との間に電圧を印加すると、チャネル領域51を通って電流が流れる。

[0041]

このような薄膜トランジスタ1は、例えば、次のようにして製造される。

以下、薄膜トランジスタ1の製造方法(本発明の薄膜トランジスタの製造方法の第1実 維形態)について説明する。

<<第1構成の薄膜トランジスタの製造方法>>

図2~図5は、それぞれ、図1に示す薄膜トランジスタの製造方法を説明するための図 であり、図2および図3は縦断面図、図4および図5は模式図である。なお、以下の説明 では、図2~図5中の上順を「上」、下側を「下」と言う。

薄勝トランジスタ1の製造方法は、[A1]ソース電板およびドレイン電板形成工程と、 [A2]表面処理工程と、[A3]有機半導体層とが第1のゲート絶縁層形成工程と 、[A4]第2のゲート絶機層形成工程と、[A5]ゲート電極形成工程とを有している 、以下、これらの各工程について、順次説明する。

[0042]

「A1]ソース電極およびドレイン電極形成工程

図2(a)に示すように基板2を用意し、この基板2上にソース電極3およびドレイン電極4を形成する。

まず、図2(b)に示すように、基板2上に金属膜(金属層)8を形成する。

これは、例えば、アラズマCVD、熱CVD、レーザーCVDのような化学素者法(C VD)、真空素者、スパックリング(低温スパックリング)、イオンアレーティング等の 窓式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の認式メッキ法、溶射法、ゾル ・ゲル法、MOD法、金属語の接合等により形成することができる。

[0043]

次に、この金属膜8上に、フォトリソグラフィー法により、ソース電極3およびドレイ ン電極4の形状に対応する形状のレジスト層を形成する。このレジスト層をマスクとして 用いて、金属膜8の不要部分を除去する。

この金属駅8の除去には、例えば、プラズマエッチング、リアクティブイオンエッチング ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチ ング等の化学的エッチング等率のうちの1種または2種以上を組み会わせて用いることが できる。

[0044]

その後、レジスト層を除去することにより、図2(c)に示すように、ソース電極3およびドレイン電極4が得られる。

なお、これらのソース電極3およびドレイン電極4は、それぞれ、例えば、導電性粒子 を含有するコロイド液(分散液)、導電性ポリマーを含有する液体(溶液または分散液) 等の液状材料を基板2上に供給して被膜を形成した後、必要に応じて、この被膜に対して 後処理(例えば加熱、赤外線の照射、超音波の付ち等)を触すことにより形成することも できる。

[0045]

前記様は料料を基板2上に供給する方法としては、例えば、ディッセング法、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイナーゴート法、スプレーコート法、スプレーコート法、スプレーコート法、スクリーンに開法、フレキシロ制法、オフセット印刷法、インクジェット法、マイクロコンタクトアリンティング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。

[0046]

「A2]表面処理工程

次に、基板2のソース電優3およびドレイン電優4が形成された面側(後述する液状層 9を形成する面側)に表面処理を行う。

表面処理として、基板2、ソース電権3およびドレイン電極4の表面の、次工程[A3]で用いる有機半導体層形成用材料に対する親和性(源れ性)が、第1のゲート絶縁層形 成用材料に対する親和性より高くなるようにする処理(親和性向上処理)を能す。

[0047]

このような表面処理としては、例えば、酸素プラスで処理。アンモニアプラスで処理、 フッ化炭素アラズマ処理。、硫黄含有ガスアラズで処理のような各種プラズマ処理。、紫外線 照射、イオンバラ込み (イインドーア)等の地理的処理や、化学修験処理、深限の形成等 の化学的処理が挙げられる。なお、これらの方法は、次工程[A3]で用いる有機半導体 層形波用料料の特性に応じて、適宜選択される。 [0048]

有機半導体需形成用材料が、第1のゲート絶縁層形成用材料よりも極性が高いものである場合、表面処理には、例えば、酸素プラズマ処理、アンモニアプラズマ処理、オゾン処理、ディーアUV処理、界面活性利の吸着処理等の級水化処理(裁液化処理)が好適に選択される。

親水化処理を行うと、基板2、ソース電極3およびドレイン電極4の表面が親水化され るので、その表面に対する有機半導体層形成用材料の濡れ性を、第1のゲート絶縁層形成 用材料の濡れ性よりも高くすることができる。 [0049]

また、表面処理として、有機半導体順形成用材料を構成する化合物の一部を含む化学構造(ビルディングユニット)を、基板2、ソース電路3およびドレイン電路4の表面に導入する化学修飾処理を行うことによっても、その表面に対する有機半導体層形成用材料の満れ性を、第1のゲート絶棒層形成用材料の流れ性よりも高くすることができる。

例えば、有機半導体層形成用材料が、チオフェン系化合物を含有する場合、図4(a) に示すように、チオフェンを未端に有するアルキル顔を導入し、ビチオフェン系化合物を 含有する場合、図4(b)に示すように、ビチオフェンを末端に有するアルキル鏡を導入 する化学体験処理を行う。

また、有機半導体層形成用材料が、フルオレン系化合物を含有する場合、図4 (c)に 示すように、フルオレンを未端に有するアルキル類を導入し、トリアリールアミン系化合 物を含有する場合、図4 (d)に示すようにトリフェニルアミン (トリアリールアミン) を未端に有するアルキル録を導入する化学体験処理を行う。

[0050]

これらの化学修飾処理に用いる処理別(化合物)としては、例えば、ガラスまなはSi O_2 等を主材料とする表面に対しては、導入しようとする原子団を一方の未端に、トリメナルシラン、メチルシラン、トリクロロシラン等のシラン含有部分を他方の未端に有するもの等を使用することができ、 Λ α , P t 等を上材料とする表面に対しては、導入しようとする原子団を一方の末端に、チオールを他方の末端に有するもの等を使用することができる。

[0051]

また、表面処理として、有機半導体原形成用材料を構成する化合物と同種の化合物(例 及ば、同一の化合物、その一部を含む化合物またはこれらの誘導体等)を主材料とする薄 膜を、基板2、ソース電極3およびドレイン電極4の表面に形成することによっても、そ の表面に対する有機半導体用形成用材料の濡れ性を、第1のゲート絶縁層形成用材料の濡 れ性1の1点ですることができる。

また、この場合、薄膜には加熱処理や架橋反応等の処理を施したり、薄膜を重量率均分 子量が50000以上の化合物を主材料として構成したり等するのが好ましい。これによ り、次工程[A3]において用いる溶媒で、形成した薄膜が溶解してしまうのを好適に防 止することができる。

[0052]

形成する薄膜の平均厚さは、特に限定されないが、5nm以下であるのが好ましく、2 nm以下であるのがより好ましい。薄膜の厚さが厚過ぎると、薄膜の構成材料等によって は、ソース電極3から有機半導体層5へのキャリアの注入効率が損なわれるおそれがある

このような薄膜は、例えば、スピンコート等の塗布法を用いることにより、容易に形成 することができる。

なお、以上のような表面処理は、1種を単独で行ってもよく、任意の2種以上を組み合わせて行うようにしてもよい。

[0053]

「A3] 有機半導体層および第1のゲート絶縁層形成工程

次に、図3(d)に示すように、表面処理が能された基板2上に、ソース電極3とドレイン電極4との間および各電極3、4の一部を覆うように、有機半導体層5および第1のゲート絶縁層61を形成する。

[0054]

[A3-1] まず、互いに相溶しない有機半導体関形成用材料(第1の材料)と、第 1のゲート絶縁層形成用材料(第2の材料)と、有機半導体形成用材料および第1のゲー ト絶縁層形成用材料の双方を溶解し得る溶媒とを含有する液状材料を調製し、この液状材 料を基板2上に供給して、液状層分を形成せる(第1の工程)。

有機半導体網形成用材料としては、前途したような有機半導体材料またはその前躯体が 用いられる。具体的には、オリゴチオフェン、ポリチオフェン、ポリアリールアミン共進合体、ポリアリ ールアミン、ペンタセンの前駆体分子のような共役系の化合物(オリゴマー、ポリマー) が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの有機半導体層形成用材料を用いることにより、得られる有機半導体層5は、特に、キャリアの移動度が高いものとなる。

また、これらの有機半導体増形成用材料は、前述したような第1のゲート絶縁層形成用 材料との相溶性が低いため、次工程 [A3-2] において、有機半導体層形成用材料と第 1のゲート絶縁層形成用材料との分離を確実に生じさせることができる。

[0055]

溶媒としては、例えば、ベンゼン、キシレン(ジメチルベンゼン)、トリメチルベンゼン、、テトラメチルベンゼン、シクロヘキシルベンゼンのような芳香族系溶媒、クロロベンゼン、ブロモベンゼンのようなハロゲン化溶媒、クロロホルム等が挙げられ、これを単独

または混合して(混合溶媒として)用いることができる。これらの溶媒は、いずれも、前 記共役系の化合物や、第1のゲート絶縁層形成用材料に対して高い溶解性を示す。 [0056]

液状材料中における有機半導体層形成用材料と第1のゲート絶縁層形成用材料との混合 比は、重量比で3:1~1:3程度であるのが好ましく、2:1~1:2程度であるのが より好ましい。 有機半減体層形成用材料と第1のゲート絶縁層形成用材料との混合比を、 前記範囲とすることにより、次丁程「A3-2」において、これらの分離をより確実に生 じさせることができる.

[0057]

なお、液状材料中における有機半導体層形成用材料と第1のゲート絶縁層形成用材料と の合計の含有率は、0.1~6%wt/vol程度であるのが好ましく。0.5~4%w t/vol程度であるのがより好ましい。有機半導体層形成用材料と第1のゲート絶縁層 形成用材料との合計の含有率が少な過ぎると、その分、溶媒の割合が多くなるため、次工 程「A3-2]において溶媒の除去に長時間を要し、製造効率の低下を招くおそれがある 。一方、有機半導体層形成用材料と第1のゲート絶縁層形成用材料との合計の含有率が多 過ぎると、次丁程「A3-2」において液状層(液状材料)9中で、有機半導体層形成用 材料と第1のゲート絶縁層形成用材料とが移動(ドメインを形成)し難くなり、その結果 、これらを分離させるのが困難になるおそれがある。 [0058]

液状材料を供給する方法(供給方法)としては、前述したような途布法を用いることが できるが、特に、インクジェット法(済流叶出法)を用いるのが好ましい。インクジェッ ト法(液滴吐出法)によれば、所定の位置に液状材料を正確に供給することができ、その 結果、所定形状の有機半導体層5および第1のゲート絶縁層61を寸法精度よく形成する ことができる。

[0059]

[A3-2] 次に、液状材料中から溶媒を除去することにより、主に有機半導体層形 成用材料を含む第1のドメインと、主に第1のゲート絶縁層形成用材料を含む第2のドメ インとを、液状層9を形成する面90の厚さ方向に相分離させるとともに固化させて、有 機半導体層5と第1のゲート絶縁層61とを得る(第2の工程)。

以下、この過程を、図5を参照しながら説明する。図5は、有機半導体層および第1の ゲート絶縁層が形成される過程を示す模式図である。

[0060]

この図5では、基板2上(液状層9を形成する面90)に液状材料を供給して形成され た液状層9 (平均厚さ>20 t) から溶媒が除去され、固化して平均厚さもの固化層99 (有機半導体層5および第1のゲート絶縁層61)が形成される過程を示す。

なお、乾燥過程の液状層9の厘さは、光学的に反射率の変化や、エリプソメトリーによ って計測が可能である。

[0061]

図5 (a) に示すように、面90に液状材料を供給して液状層9が形成された直後では 、液状層9中において、有機半導体層形成用材料(図中、丸で示す)と第1のゲート絶縁 層形成用材料 (図中、古で示す)とは、ほぼ均一に溶解した単一相を呈している。

次に、図5(b)に示すように、液状層(液状材料)9中から溶媒が除去されるのにし たがって、液状層9中において、有機半導体層形成用材料の濃度と第1のゲート絶縁層形 成用材料の濃度が徐々に高くなる。

[0062]

そして、液状層 9の平均厚さが 3 七~ 2 0 もの範囲となると、各材料を構成する化合物 (分子) 同士の相互作用が大きくなり、各材料が互いに別々の相を形成して分離する相分 離が開始する。

すなわち、マトリックス相(溶媒を主とする相)93中に、主に有機半導体層形成用材 料を含む泡状の相(第1の泡状相)91と、主に第1のゲート絶縁層形成用材料を含む泡 状の相(第2の泡状相)92とが多数発生する。

本実施形態では、面90に対する観和性が、有機半導体層形成用材料の方が第1のゲート絶縁層形成用材料より高いため、第1の泡状相91は面90へ付着し、第2の泡状相9 2はマトリックス相93中に浮遊した状態となる。

[0063]

そして、図5(c)に示すように、海状層9中からさらに溶媒が除去され、液状層9の 型均厚さが1.2 t~10 tの範囲となると、第1の治状相91 はよび第2の治状相9 の成長が促患され、さらに、第1の治状相91同士および第2の治状相92同士が統合す ることにより、主に有機干渉体層形成用材料を含む第1のドメイン91、および主に第1 のゲート総経層形成用材料を含む第2のドメイン92、へと成長する。 [0064]

このとき、第1のドメイン91'は、面90に接触した状態で成長し、第2のドメイン 92'は、第1のドメイン91'を覆うように成長して、液状層9の厚さ方向に相分離(垂直相分離)する。

さらに、図5 (d)に示すように、液状層9中から溶媒が除去され、液状層9中に実質 的に溶媒が存在しない状態となり(守なわち、液状層9が固化に至り)、層状の第1の固 化層991および第2の固化層992で構成される固化層99(平均厚さも)が形成され る。

この後、各箇化層991、992には、必要に応じて、例えば、ヒータによる加熱、赤 外線の照射等による熱処理を行うようにしてもよい。これにより、例えば、有像半導体層 形成用材料が有機半導体材料の前額体で構成されている場合には、この前額体を反応(不 絶和結合の形成、重合反応等)させて、有機半導体材料に変化させることができる。

[0065]

また、熱処理を除すことにより、第1の固化圏991と第2の固化陽9992とを、再度 、溶酸または軟化させることができ、これにより、第1の固化層991と第2の固化層9 92とをより確実に分離すること(これらの界面をより明確にすること)ができる。その 結果、最終的に得られる薄脈トランジスタ1は、より特性に低れたものとなる。

この競処理の条件は、熱処理の目的等によっても異なり、特に限定されないが、好ましくは $100\sim400$ $\times1\sim30$ 分程度、より好ましくは $150\sim280$ $\times5\sim15$ 分程度とされる。

このような第1の固化層991により有機半導体層5が構成され、一方、第2の固化層992により第1のゲート絶縁層61が構成される。

[0066]

以上のような過程を経て、図3(d)に示すように、有機半導体層5と、有機半導体層 5に接触して積層された第1のゲート絶縁層61が形成され、ソース電幅32ドレイン電 極4との間(ゲート電極でに対応する領域)には、チャネル領域51が形成される。

このような過程において、液状層 (液状材料) 9 中から溶媒を除去する方法としては、 自然乾燥による方法の他、例えば、ヒータによる加熱、赤外線の照射による加熱等による 方法が挙げられる。

[0067]

液状層のを固化させるのに要する時間(液状層の外部化層9のとなるまでの時間)は、 ドメインが成長するのに十分である程度に長い方がよく、好ましくは5秒以上、より好ま しくは10秒以上とされる。この時間が知過ぎると、各ドメイン91、92 が十分に 成長する前に、液状層のが固化して(個化層9の外形成されて)しまい、各ドメイン91 、92 を分離させる(垂直相分離させる)のが短端となる場合がある。一方、時間が 長すぎると、生産性が低下するだけでなく出来上がった滞膜(個化層99)の甲型性が劣

る場合が多い。 【0068】

この時間は、例えば、溶媒として高沸点溶媒を用いることにより容易に調整することができる。高沸点溶媒としては、例えば、沸点が110~270℃程度のものが好ましく。

140~210℃程度のものがより好ましい。具体的には、キシレン、トリメチルベンゼ ン、テトラメチルベンゼン、シクロヘキシルベンゼンまたはこれらを含む混合溶媒等が好 適である。

[0069]

なお、高沸点溶媒を用いることにより、液状材料の供給方法としてインクジェット法を 適用する場合に、液状材料の特性(粘度等)を、インクジェット法に適したものに調整す るのが容易となるという利点もある。

また、溶媒として、低沸点溶媒を用いる場合には、例えば、液状帽9中からの溶媒の除 去を密閉空間で行うようにして、この際の、密閉空間の溶媒分圧や温度等を制御すること によっても、前記時間を適正な範囲に調整することができる。 [0070]

また、低沸点溶線を用いることにより、得られる有機半導体層 5 および第 1 のゲート絶 線層 6 1 中に、溶媒が残存するのをより確実に防止することができる。その結果、最終的 に得られる薄膜トランジスタ 1 の特性をより向上させることができる。

低沸点溶媒としては、例えば、沸点が110で以下であるのが好ましく、60~100 で程度であるのがより貸ましい。具体的には、トルエン、クロロホルム、ベンゼン、シク ロヘキサン、メチルシクロペナウン、メチルシクロペンタン、シクロヘキセンまたはこれ らを含む浸金透整が好消できる。

また、液状層9中において、有機半導体層形成用材料と第1のゲート絶縁層形成用材料 とを相分離させるためには、これらの分子量が重要となる。

ここで、The Flory-Huggins格子モデルによれば、2種類の分子を混合したときの混合に伴う自由エネルギーの変化量 \triangle Gは、次式で表される。

[0071]

【数1】

$\Delta G/RT = n_1 | n \phi_1 + n_2 | n \phi_2 + x_{12} \phi_1 \phi_2 (x_1 n_1 + x_2 n_2)$

△G :混合に伴う自由エネルギーの変化量

×12 分子同士の相互作用パラメータ

[0072]

この自由エネルギーの変化量△Gが正である場合、混合系が不安定で相分離を生じ易く この自由エネルギーの変化量△Gが負である場合、混合系が安定で単一相となり易い。 したがって、相分離を生じさせるには、自由エネルギーの変化量△Gが正であることが必要となる。

この式において、右辺の n_1 $\ln \phi_1 + n_2$ $\ln \phi_2$ は、混合エントロビーを表し、一般に負の値をとる。したがって、この混合エントロピーの絶対値が大きい程、混合に伴う自由エネルギーの変化量 Δ Gは、負の方向に増加する。 [0073]

ここで、分子量が大きい化合物 (分子) では、単位体積当たりのモル数は小さくなるので、 $n_1 \ln \phi_1 + n_2 \ln \phi_2$ は比較的小さい値になり、自由エネルギーの変化量 ΔG

における混合エントロピーの寄与は小さくなる。

また、分子同士の相互作用パラメーク \mathbf{x}_1 。は、分子同士の環和性を反映している。分子同士が互いに相溶しないものである場合、この相互作用パラメーク \mathbf{x}_1 。は、一般に正の値をとり、混合に伴う自由エネルギーの変化量 Δ Gは正の方向に増加する。 [6074]

かかる観点から、液状材料からなる液状層 9中において、主に右機半導体開採処用材料を含む第1の液状相91と、主に第1のヴトト陸機層形成用材料を含む第2の液状相92 を相分離させる(自由エネルギーの変化量ムCを正の値とする)には、有機半導体層形成用材料と第1のゲート陸機層形成用材料と新りで、日本のものが高した。これにより、第1の流状相の名とをは、これらの材料の少なくとも一方が高分子材料であるのがましい。これにより、第1の流状相91と第2の液状相92とをより確実に相分離させることができる。

[0075]

例えば、有機半導体層形成用材料が高分子材料である場合、その重量平均分子量は、4000~30000程度であるのが好ましく、8000~10000程度であるのが より好ましい。一方、第1のゲート絶縁層形成用材料が高分子材料である場合、その重量 平均分子量は、10000~200000程度であるのが好ましく、30000~15 00000程度であるのがより好ましい。

[0076]

有機半導体層形成用材料の重量平均分子量および第1のゲート絶縁層形成用材料の重量 平均分子量の双方が、前起下限値未満の場合、溶媒を除去する条件等によっては、第1の 泡状相91と第2の泡状相92との相分離が不十分になるおそれがある。一方、重量平均 分子量が前記上限値を超えるものは、溶媒の種類等によっては、溶媒に溶解するのが困難 となるおそれがある。

さらに、第1の泡状相91と第2の泡状相92とが相分離し、液状層9の厚さ方向に層状に分離、垂直相分離)した第1のドメイン91'と第2のドメイン92'とに成長させるには、一方のドメインが他方のドメインに比べて、面90に対する濡れ性が高いことが 好ましい。

[0077]

本実施形態では、前記工程 [2] において、表面処理(親和性向上処理)が続され、有 機半導体層形成用材料の面90に対する親和性(濡れ性)が向上していることにより、第 1のドメイン91'と第2のドメイン92'とをより確実に垂直相分離させることができ

[0078]

なお、前記接触角 θ が90°に近づくにしたがって、第1のドメイン91'と第2のドメイン92'とは、面方向での相分離(面内相分離)を生じる傾向を示すようになる。

なお、この第1のドメイン91'の面90に対する接触角のは、第1のドメイン91' と同一組成の液体を面90に滴下した液流の接触角の1および表面張力 r_{GL_1} と、第2のドメイン92'と同一組成の液体を面90に滴下した液流の接触角の2および表面張力 r_{GL_2} と、第1のドメイン91'と第2のドメイン92'との界面張力 r_{GL_2} または界面エネルギー密度を測定し、この測定値から次式によって求めることができる。[0079]

【数2】

$\cos \theta = (\gamma_{GL2} \cos \theta 2 - \gamma_{GL1} \cos \theta 1) / \gamma_{L1L2}$

[0080]

「A4] 第2のゲート絶縁層形成工程

次に、図3(e)に示すように、基板2上に、有機半導体層5および第1のゲート絶縁 層61を覆うように、第2のゲート絶縁層62を形成する。

この第2のゲート控線層ら2は、第2のゲート控線像形成するための材料(控線材料 またはその消除体)を含する意味材料(高温または分散流)を 不積半等体係員ちよび 第1のゲート把除層61を覆うように供給して被膜を形成した後、必要に応じて、この被 限に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を絶すことにより形成 することができる。

前記液状材料を基板2上に供給する方法としては、前記工程[A1]で挙げたのと同様の方法を用いることができる。

【0081 】

また、前記液状材料を調製するのに用いる液体(溶媒または分散媒)としては、有機半 導体層5や第1のゲート絶縁層61を影濶または溶解させないものが好適に使用される。

このような液体としては、例えば、水、メタノール、エタノール、1-プロパノールの ようなアルコール類、アセトン、メチルエチルケトンのようなケトン類、エーテル類、酢 酸エチルのようなエステル類等が挙げられ、これらを単独または混合液として用いること ができる。

[0082]

その他、第2のゲート絶縁層62を SiO_2 (無機絶縁材料)で構成する場合には、例えば、次のようにして形成することができる。

すなわち、この場合、第2のゲート絶縁層62は、例えば、ポリシリケート、ポリシロ キサン、ポリシラザンのような液状材料を基板2上に供給して破壊を形成した後、この被 脱を酸素および/よたは水蒸気を含む雰囲気で加熱して、液状材料からSiO2を生成さ せることにより形成することができる。

また、この場合、Siアルコキシドを含有する液状料料を基板2上に供給して被膜を形成した後、この被膜を軽素を含む雰囲気で加熱して、液状材料からSiO2を生成させる (かから方法は、ゾル・ゲル法として知られる)ことにより形成することもできる。 [0083]

「A5]ゲート電極形成工程

次に、図3(f)に示すように、第2のゲート絶縁層62上に、チャネル領域51に対応してゲート電極7を形成する。

このゲー電極7は、例えば、ゲート電極を形成するための材料(標準性材料なたはそ の前解体)を含有する液状材料(溶液または分散液)を、第2のゲート絶縁層62上に供 給して被膜を形成した液、必要に応じて、この被膜に対して後処理(例えば加熱、赤外線 の照射、超音波の付ち等)を施すことにより形成することができる。 [0084]

前記液状材料を第2のゲート絶縁層62上に供給する方法としては、前記工程[A1] で挙げたのと同様の方法を用いることができるが、特に、インクジェット法を用いるのが 好ましい。インクジェット法によれば、所定形状のゲート電極7を、容易かつ確実に形成 することができる。

以上のような工程を経て、図1に示す薄膜トランジスタ1が得られる。

[0085]

前述したような製造方法によれば、有機半導体層5とその上部層(第1のゲート絶縁層

- 61)を同一の工程で形成するので、有機半導体層5が上部層(第1のゲート絶縁層61
-)用の溶媒等によって溶解・膨潤する問題が生じない。

また、有機半導体開形使用材料および第1のゲート絶縁層形成用材料は、互いに相溶せ ず、かつ、共通の溶媒に溶解するといった条件を満たせばよいので、材料の選択の幅が広 く、各層の機能を重視して最適な材料を資料することができる。

[0086]

このようなことから、前述したような製造方法によれば、性能に侵れた薄膜トランジス タ1を容易に製造することができる。

なお、未実能形態において、基板2上に下地層を設ける場合には、下地層の構成材料と、ソース電格3およびドレイン電極4の構成材料とを、それぞれ、有機半導体層形成用材料との模称性(満れ性)が高いものを選択することにより、前記工程[A2]の表面迅速工程を省略することもできる。

【0087】 <<適膜トランジスタの第2様成>>

次に、本発明の薄膜トランジスタの第2構成(第2実験形態)について説明する。

図6は、第2構成の薄膜トランジスタを示す縦断面図である。なお、以下の説明では、図6中の上側を「上」、下側を「下」と言う。

以下、薄膜トランジスタの第2構成および第2製造方法について説明するが、それぞれ 、前記章、構成との相違点、第1製造方法との相違点を中心に説明し、同様の事項につい ては、その説明を省略する。 [0088]

第2構成の薄膜トランジスタは、薄膜トランジスタを構成する各層の順序が異なり、それ以外は、前記第1構成の薄膜トランジスタと同様である。

すなわち、図6に示す薄膜トランジスタ11は、基板2上に設けられており、ゲート電 極7と、第2のゲート絶縁層62と、第1のゲート絶縁層61と、有機半導体層5と、ソース電極3およびドレイン電極4とが、この順で基板2側から積層されて構成されている

[0089]

具体的には、基板2上に、ゲート電極了が設けられ、このゲート電極了を覆うように第 2のゲート絶縁層62が設けられている。さらに第2のゲート絶縁層62上には、ゲー 電板7と策なるように、第1のゲート絶縁層61および有機半導体場下が設けられ、さら に第1のゲート絶縁層61と有機半導体側5との機関体の両端部に、それぞれ、ソース電 揺3とドレイン電極4の特別して設けられている。ゲート電格では、少なくともこのソー ス電局3とドレイン電極4の間の機械に重なる位置に設けられている。

[0090]

この薄膜トランジスタ11では、有機半導体層5のうち、ソース電極3とドレイン電極 4との間の領域が、キャリアが移動するチャネル領域51となっている。

このような薄膜トランジスタ11は、ゲート電極4が、ゲート絶極層61、62を介してソース電極35よびドレイン電極4よりも基板2側に設けられた構成の薄膜トランジスタ、すなわち、ボトムゲート構造の薄膜トランジスタである。

[0091]

この薄膜トランジスタ11の各部の構成(構成材料、寸法等)は、第1構成の薄膜トランジスタ1と同様である。

このような薄膜トランジスタ11は、例えば、次のようにして製造される。

以下、薄膜トランジスタ11の製造方法(本発明の薄膜トランジスタの製造方法の第2 実純形態)について、説明する。

[0092]

<<第2構成の薄膜トランジスタの製造方法>>

図7および図8は、それぞれ、図6に示す遺膜トランジスタの製造方法を説明するため

の図(縦断面図)である。なお、以下の説明では、図7および図8中の上側を「上」、下側を「下」と言う。

|獲譲トランジスタ11の製造方法は、[B1]ゲート電極形成工程と、[B2]第2のゲート総練層形成工程と、[B3]第1のゲート総機層および有機半導体層形成工程と [B4]ゲート電極形成工程とを有している。以下、これらの各工程について、順次説明する。 (6093)

[B1]ゲート電極形成工程

図7(a)に示すように基板2を用意し、この基板2上に、図7(b)に示すようなゲート電極7を形成する。

このゲート電極7は、前記工程[A1]と同様にして形成することができる。 【0094】

[B2]第2のゲート絶縁層形成工程

次に、図7(c)に示すように、基板2上に、ゲート電板7を覆うように、第2のゲート絶縁層62を形成する。

この第2のゲート絶縁層62は、前記工程[A4]と同様にして形成することができる

本実施形態では、この第2のゲート絶縁層62の構成材料(絶縁材料)として、次工程 [B3]で用いる有機半導体層形成用材料より第1のゲート絶縁層形成用材料に対する親 和性(濡れ性)が高いものを選択する。

[0095]

第1のゲート絶縁層形成用材料として、前述したようなものを用いる場合には、第2のゲート絶縁層62の構成材料としては、例えば、ポリエチレン、ポリプロピレン、ポリプ テンのようなオレフィン系樹脂、ポリメチルメタクリレート (PMMA) のようなアクリル樹脂、ポリスチレン等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。

[0096]

このうち、絶縁材料としてポリマーを用いる場合には、その重量平均分子量が5000 の以上のものを用いることや、架橋構造を形成することが好ましい、これにより、次工程 [B3]において用いる溶媒により、第2のゲート絶縁層62が溶解してしまうのを好適 に防止することができる。

なお、この第2のゲート絶縁層62を形成するのに代わって、有機半導体層形成用材料 より第1のゲート絶縁層形成用材料に対する親和性(濡れ性)が高くなるような表面処理 を行うようにしてもよい。

[0097]

第10分子ト絶縁層形成用材料として、前述したようなものを用いる場合には、表面処理としては、アルキル基を有するカップリング剤による処理、 版化水業プラズで処理、 不然性ガスによるアラズマ処理、 有機溶剤での洗浄、 有機物の吸着処理等の極性を低下させる処理が挙げられる。

本実施形態では、この本工程[B2]における処理が、親和性向上処理に相当する。 【0098】

- [B3]第1のゲート絶縁層および有機半導体層形成工程
- 次に、図8(d)に示すように、第2のゲート絶縁層62上に、ゲート電極7と重なるように、第1のゲート絶縁層61および有機半導体層5を形成する。
- この第1のゲート絶縁層61および有機半導体層5は、前記工程[A3]と同様にして 形成することができる。

本実施形態では、第2のゲート絶続層62の第1のゲート絶縁層形成用材料との親和性 が有機半導体層形成用材料との親和性よりも高いため、第2のゲート絶縁層62側に第1 のゲート絶縁層61が形成され、この第1のゲート絶縁層61上に有機半導体層5が積層 形成される。

[0099]

[B4]ソース電極およびドレイン電極形成工程

次に、図8(e)に示すように、第1のゲート絶縁関61と有機半導体関5との積層体 の両端部に、それぞれ、有機半導体圏5に接触するソース電極3およびドレイン電極4を 接載する。

このソース電極3およびドレイン電極4は、前記工程[A5]と同様にして形成することができる。

以上のような工程を経て、図6に示す薄膜トランジスタ11が得られる。

このような第2構成の薄膜トランジスタおよびその製造方法によっても、前記第1構成 の薄膜トランジスタおよびその製造方法と同様の作用・効果が得られる。 [0100]

<電子デバイス>

次に、前述したような薄膜トランジスタ1、11を備えるアクティブマトリクス装置が 組み込まれた電子デバイスについて、電気泳動表示装置を一例に説明する。

図9は、本発明の電子デバイスを電気泳動表示装置に適用した場合の実施形態を示す縦 断面図、図10は、図9に示す電気泳動表示装置が備えるアクティブマトリクス装置の構 成を示すプロック図である。

[0101]

図9に示す電気泳動表示装置20は、基板50上に設けられたアクティブマトリクス装置(本発明の薄膜)ランジスク回路)30と、このアクティブマトリクス装置30に電気的に接続された電気泳動表示部40とで構成されている。

図10に示すように、アクティブマトリクス装置30は、互いに直交する複数のデータ 線31と、複数の走査線32と、これらのデータ線31と走査線32との各交点付近に設 けられた薄限トランジスタ1、11とを有している。

そして、薄膜トランジスタ1、11が有するゲート電極7は走金線32に、ソース電極 3はデータ線31に、ドレイン電極4は後述する画素電極(個別電極)41に、それぞれ 接続されている。

[0102]

図9に示すように、電気活動表示部40は、基板50上に、順次構開された、画素電極 41と、マイクロカアセル42と、透明電極(共通電極)43および透明基板44とを有 している。

そして、マイクロカプセル42がバインダ材45により、画素電極41と透明電極43 との間に固定されている。

[0103] 画業電極41は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割さ れている。

各カアセル42内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子421、422を含む電気泳動分散液420が封入されている。

[0104]

このような電気泳動表示装置20では、1本あるいは複数本の走変機32に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給された走査機32に接続されている薄膜トランジスタ1、11がONとなる。

これにより、かかる薄膜トランジスタ1、11に接続されているデータ線31と画素電 極41とは、実質的に導通する。このとき、データ線31に所望のデータ(電圧)を供給 した状態であれば、このデータ(電圧)は画素電極41に供給される。

[0105]

これにより、画素電極41と透明電極43との間に電界が生じ、この電界の方向、焼き 電気泳動粒子421、422の特性等に応じて、電気泳動粒子421、422は、いず れかの電極の方向に向かって電気泳動する。 一方、この状態から、走査線32への選択信号(選択電圧)の供給を停止すると、薄膜トランジスタ1、11はOFFとなり、かかる薄膜トランジスタ1、11に接続されているデータ線31と画楽電極41とは非導通状態となる。

[0106]

したがって、走査練32への選択信号の供給および停止、あるいは、データ線31への データの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置20の表 示価側(透明基板44側)に、所望の画像(情報)を表示させることができる。

特に、本実施形態の電気泳動表示装置20では、電気泳動粒子421、422の色を異ならせていることにより、多階調の画像を表示することが可能となっている。

【0107】 また、本実施形態の

また、本実施形態の電気泳動表示装置20は、アクティブマトリクス装置30を有する ことにより、特定の走液は32に接続された薄膜トランジスタ1、11を選択的にON/ OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速 化が可能であることから、高い品質の暗膜 (情報) を得ることができる。

また、本実施形態の電気泳動表示装置20は、低い駆動電圧で作動するため、省電力化 が可能である。

なお、本発明の電子デバイスは、このような電気泳動表示装置20への適用に限定されるものではなく、液晶表示装置、有機または無機EL表示装置等に適用することもできる

[0108]

<電子機器>

このような電気泳動表示装置20は、各種電子機器に組み込むことができる。以下、電気泳動表示装置20を備える本発明の電子機器について説明する。

<<電子ペーパー>>

まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。 図11は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図で ある。

この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。

このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置20で構成されている。

[0109]

<<ディスプレイ>>

次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。 図12は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり (a)は断面図 (b)は平面図である。

この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱 自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は 前述したような構成、すなおち、図11に示す構成と同様の6のである。

[0110]

本体部801は、その順部(図中、右側)に電子ペーパー600を挿入可能な挿入日805が形成され、また、内部に二組の機造ローラ対802a、802bが設けられている。電子ペーパー600は、横送ローラ対802a、802bにより挟持された状態で本体部801に設置される。

[0111]

また、本体部8010寿示面側(下図(b)中、紙面手前側)には、矩形状の孔部80 3が形成され、この孔部803には、透明ガラス板804が被か込まれている。これによ 5、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視 認することができる。すなわち、このディスプレイ800では、本体部801に設置され た状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を 構成している。

また、電子ペーバー600の挿入方向先端部(図中、左側)には、端子部806が設け られており、本体部801の内部には、電子ペーパー600を本体部801に設置した状 既で端子部806が接続されるソケット807が設けられている。このソケット807に は、コントローラー808と操作部809とが電気的に接続されている。

[0112]

このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在 に設置されており、本体部801から取り外した状態で携帯して使用することもできる。

また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置20で構成されている。

なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ ビューファインダ型、モニタ直現型のビデオテーアレコーダ、カーナビゲーション装置 ページャ、電子手帳、電車、電子新聞、ワードプロセッサ、パーナルコンビュータ、 ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げるこ とができ、これらの各種電子機器の表示部に、電気体動表示装置 20を適用することが可 能である。

[0113]

以上、本発明の薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回 窓干デバイスおよび電子機器について説明したが、本発明は、これらに限定されるも のではない。

例えば、前記実施形態では、第1のゲート絶縁層と第2のゲート絶縁層の2層が設けられているが、第2のゲート絶縁層は省略するようにしてもよい。

[0114]

また、ソース電極およびドレイン電極は、双方が構歯状をなし、その歯が互いに噛み合うようにして形成されたものであってもよい。

また、本発明の薄膜トランジスタの製造方法は、前述したような工程に、必要に応じて

、1または2以上の任意の目的の工程を追加することもできる。

また、本発明の譲襲トランジスタ、電子デバイスおよび電子機器の各部の構成は、同様 の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付 加することもできる。

【実施例】

[0115]

次に、本発明の具体的実施例について説明する。

1. 薄膜トランジスタの製造

(実施例1)

<1-1> まず、平均厚さ1mmのガラス基板を用意し、このガラス基板上に、Au よりなるソース電極およびドレイン電極を形成した。

なお、得られたソース電極およびドレイン電極の平均厚さは、 $100\,\mathrm{nm}$ 、ソース電極とドレイン電極との距離(チャネル長し)は、 $10\,\mathrm{\mu m}$ 、チャネル福Wは、 $1\,\mathrm{mm}$ であった。

[0116]

<1-2> 次に、ソース電極およびドレイン電極が形成されたガラス基板に対して、 大気圧下で酸素アラズマ処理(大気圧酸素アラズマ処理)を施した。これにより、ガラス 基板に対して表面処理を施した。

なお、大気圧酸素プラズマの条件は、RFパワー $0.05W/cm^2$ 、酸素ガス流量80sccm、処理時間150秒とした。

[0117]

<1-3> 次に、有機半導体層形成用材料としてF8T2(フルオレンービチオフェン共重合体、重量平均分子量10000)を1%wt/vol、第1のゲート絶縁層形成

用材料としてポリスチレン(重量平均分子量500000)を1%wt/volとなるよ うに、それぞれ、1,2,4-トリメチルベンゼン (沸点168℃) に溶解して液状材料 を翻製した。

[0118]

この液状材料を、表面処理が施されたガラス基板上に、インクジェット法 (液滴の直径 が25 µm) により供給して液状層 (平均厚さ2100 nm) を形成した。

その後、この液状層を25℃で自然乾燥 (溶媒を除去) して固化させた。これにより、 有機半導体層および第1のゲート絶級層(間化層)を得た。

なお、乾燥時間(液状層を固化させるのに要する時間)は 15秒であり、固化層の平 均厚さは、100 nmであった。 [0119]

また、液状層の乾燥過程において、液状層の平均厚さが800nmとなった時点におい て、中にF8T2を含有するドメインのガラス基板の表面に対する接触角のは、12.5 ゜であった。

また、得られた有機半導体層および第1のゲート絶級層の平均原さは、それぞれ、50 nm、50nmであった。

[0120]

<1-4> 次に、ポリビニルフェノール(電量平均分子費20000)を5%wt/ volとなるように、1-プロバノールに溶解して液状材料を調製した。

この液状材料を、有機半導体層および第1のゲート絶縁層が形成された基板上に、スピ ンコート法 (2400 rpm) により供給した後、60℃×10分間で乾燥した。これに より、第2のゲート絶縁層を形成した。

なお、得られた第2のゲート絶縁層の第1のゲート絶縁層 Fにおける厚さは、450 n mであった。すなわち、実質的にゲート絶縁層として機能する部分の平均厚さは、500 nmであった。

[0121]

<1-5> 次に、第2のゲート絶縁層上の、ソース電極とドレイン電極との間の領域 に対応する部分に、PEDOT (ポリエチレンジオキシチオフェン)の水分散液を、イン クジェット法 (液滴の直径が25µm) により供給した後、80℃×10分間で乾燥した 。これにより、ゲート電極を形成した。

なお、得られたゲート電極の平均厚さは、100 nmであった。

以上の工程により、図1に示す薄膜トランジスタを製造した。 [0122]

(実施例2)

以下に示すようにした以外は、前記実施例1と同様にして、薄膜トランジスタを製造し た。

<2-1> まず、ポリイミド前駆体を6%wt/volとなるように、N-メチルー 2-ピロリドンに溶解して液状材料を調製した。

この液状材料を、ガラス基板上に、スピンコート法 (2400 rpm) により供給した 後、250℃×30分間で熱処理を施した。これにより、ポリイミド膜を形成した。

なお、ポリイミド膜の平均厚さは、400 nmであった。

次に、このポリイミド膜上に、Auよりなるソース電極およびドレイン電極を形成した

[0123]

<2-2> 前記工程<1-2>と同様の工程を省略した。

<2-3> 前記工程<1-3>と同様の工程を行った。

なお、液状層の乾燥過程において、液状層の平均厚さが800 nmとなった時点におい て、主にF8T2を含有するドメインのガラス基板 (ポリイミド膜) の表面に対する接触 角 θ は、9、5°であった。

<2-4> 前記工程<1-4>と同様の工程を行った。

<2-5> 前記工程<1-5>と同様の工程を行った。

[0124]

(実施例3)

前記工程<1-3>において、固化層に対して、160℃×10分で熱処理を施した以 外は、前記実施例1と同様にして、薄膜トランジスタを製造した。

(実験例4)

以下に示すようにした以外は、前記実施例1と同様にして、薄膜トランジスタを製造した。

<4-1> まず、平均厚さ1mmのポリカーボネート基板を用窓し、このポリカーボネート基板上に、Auよりなるソース電極およびドレイン電極を形成した。[0125]

<4-2> 大気圧酸素アラズマ処理に代えて、ソース電極およびドレイン電極が形成されたポリカーボネート基板に対して、大気圧下で硫化水素アラズマ(大気圧硫化水素アラズマ処理)を施した。これにより、ポリカーボネート基板に対して表面処理を施した。

なお、大気圧硫化水素プラズマ処理の条件は、RFパワー0.05W/cm²、硫化水 素ガス流量80sccm、処理時間150秒とした。

[0126]

<4-3> 次に、有機半導体層形成用材料としてポリヘキシルチオフェン(重量平均 分子量20000)を18% セインの1、第1のゲート地線層形成用材料としてポリメチ ルメタクリレート(重量平均分子量700000)を18% セインの1となるように、それぞれ、クロロベンゼン(拠点132℃)に溶解して液状材料を顕微した。

この液状材料を、表面処理が施されたポリカーボネート基板上に、インクジェット法(液滴の直径が25μm)により供給して液状層(平均厚さ2500nm)を形成した。

その後、この液状層を25℃で自然乾燥(溶媒を除去)して固化させた。

なお、乾燥時間(液状層を固化させるのに要する時間)は、10秒であり、固化層の平 均厚さは、100 n m であった。

また、液状層の乾燥過程において、液状層の平均厚さが800nmとなった時点において、主にボリヘキシルチオフェンを含有するドメインのボリカーボネート基板の表面に対する接触角のは、15°であった。

次に、固化層に対して、180 \times 5分で熱処理を施した。これにより、有機半導体層 および第1のゲート絶縁層を得た。

なお、得られた有機半導体層および第1のゲート絶縁層の平均厚さは、それぞれ、50 nm、50nmであった。

<4-4> 前記工程<1-4>と同様の工程を行った。

<4-5> 前記工程<1-5>と同様の工程を行った。

[0127]

(実施例5)

以下に示すようにした以外は、前記実施例4と同様にして、薄膜トランジスタを製造した。

< 5-1> 前記工程< 4-1> と同様の工程を行った。

<5-2> 次に、ボリフェニルアミン(重量平均分子量60000)を0.1%wt/vo1となるように、トルエンに溶解して液状材料を調整した。

この海状材料を、ソース電極およびドレイン電極が挑成されたポリカーボネート基板上 に、スピンコート法(2400rpm)により供給した後、150℃×10分間で乾燥した。これにより、ポリカーボネート基板に対して表面処理を施した。

なお、得られたポリフェニルアミン膜の平均厚さは、2 nmであった。

[0128]

<5-3> 次に、 右機半導体層形成用材料としてポリフェニルアミン (重量平均分子量8000)を1%wt/vol. 第1のゲート絶縁層形成用材料としてポリスチレン (重量平均分子量500000)を1%wt/volとなるように、それぞれ、oーキシレ

ン(沸点144℃)に溶解して液状材料を調製した。

この液状材料を、表面処理が能されたボリカーボネート基板上に、インクジェット法(液滴の道径が25μm)により供給して透状層(平均厚さ2500nm)を形成し、その 後、この液状層を25℃で自然乾燥(溶媒を除去)して間化させた。これにより、有機半 連体層とよび第1のゲート神経層(部形層)を得た。

なお、乾燥時間(液状層を固化させるのに要する時間)は、10秒であり、固化層の平均厚さは、100nmであった。

また、液状層の乾燥過程において、液状層の平均厚さが800 nmとなった時点において、主にポリフェニルアミンを含有するドメインのポリカーボネート基板(ポリフェニルアミン膜)の表面に対する接触角のは、3.5°であった。

また、得られた有機半導体層および第1のゲート絶縁層の平均厚さは、それぞれ、50 nm、50 nmであった。

< 5-4> 前記工程< 4-4>と間様の工程を行った。

<5-5> PEDOTの水分散液に代えて、Ag徽粒子の水分散液を用いた以外は、 前記工程<4-5>と同様にして、ゲート電極を形成した。

[0129]

(実施例6)

以下に示すようにした以外は、前記実施例5と同様にして、薄膜トランジスタを製造した。

<6-1> 前紀工程<5-1>と同様の工程を行った。

<6-2> 前記工程<5-2>と同様の工程を行った。

[0130]

<6-3> 次に、有機半導体層形成用材料としてペンタセン前駆体を1%wt/vo 1、第1のゲート地線解形成用材料としてポリスチレン(重量平均分子量500000) を1%wt/vo1となるように、それぞれ、p-キシレン(沸点138℃)に溶解して 液状材料を測測した。

この液状材料を、表面処理が能されたポリカーボネート基板上に、インクジェット法(液滴の直径が25μm)により供給して液状層(平均厚さ2000mm)を形成した。 その後、この液状層を25℃で自然乾燥(溶媒を除去)して固化させた。

なお、乾燥時間(液状層を固化させるのに要する時間)は、10秒であり、固化層の平 均厚さは、100nmであった。

また、液状層の乾燥通程において、液状層の平均厚さが800 nmとなった時点において、主にペンタセン前駆体を含有するドメインのポリカーボネート基板(ポリフェニルアミン膜)の表面に対する接触角のは、7.5°であった。

[0132]

[0131]

これにより、固化層に対して、180 $^{\circ}$ ×20 $^{\circ}$ ケで熱処理を施して、 $^{\circ}$ ベンタセン前駆体をベンタセンに変化させた。これにより、有機半導体層および第1のゲート絶縁層を得た

なお、得られた有機半導体層および第1のゲート絶縁層の平均厚さは、それぞれ、50 nm、50nmであった。

[0133]

(実施例7)

<7-1> まず、平均厚さ1mmのガラス基板を用意し、このガラス基板上に、Auよりなるゲート電極を形成した。

なお、得られたゲート電極の平均厚さは、100 nmであった。

<7-2> 次に、シアノエチル基含有セルロース誘導体(高級化学社製、「CR-S 」)を5%wt/volとなるように、N-メチル-2-ピロリドンに溶解して液状材料 を翻撃した。

この液状材料を、ガラス基板上に、スピンコート法(2400 rpm)により供給した

後、80℃×10分間で乾燥した。これにより、第2のゲート絶縁層を形成した。

なお、得られた第2のゲート絶縁層のゲート電極上における厚さは、450 n mであった。

[0134]

<7-3ン 次に、4歳半導体層形成用材料としてF8T2 (フルオレンービキオフェン共重合株、重星平均分予量10000)を1%wセナvo・1、第1のゲート枪械関形成用材料としてポリスチレン(重量平均分予量500000)を1%wt/volとなるように、それぞれ、1、2、4ートリメチルペンゼン(沸点168℃)に溶解して液状材料を調製した。</p>

この液状材料を、第2のゲート絶縁層上に、インクジェット法(液滴の直径が25μm)により保給して液状層(平均厚さ2100nm)を形成した。

その後、この液状層を25℃で自然乾燥(溶媒を除去)して固化させた。これにより、 有機半導体層および第1のゲート絶縁層(固化層)を得た。

[0135]

本実施例?では、第2のゲート総縁層は、極性が低いポリエチレンからなるため、第1 のゲート絶縁層が第2のゲート絶縁層上に形成され、この第2のゲート絶縁層上に有機半 導体層が形成された。

なお、乾燥時間(液状層を固化させるのに要する時間)は、15秒であり、固化層の平 物厚さは、100 nmであった。

[0136]

また、液状層の乾燥過程において、液状層の平均厚さが800 nmとなった時点において、主にポリスチレンを含有するドメインの第2のゲート絶縁層の表面に対する接触角 θ は、10.5°であった。

また、得られた有機半導体関わよび第1のゲート絶縁層の平均原をは、それぞれ、50 nm、50 nmであった。すなわち、実質的にゲート絶縁層として機能する部分の平均厚さは、500 nmであった。

[0137]

<7-4> 次に、Ag微粒子の水分散液を、インクジェット法(液滴の直径が25μm)により、有機半導体層と第1のゲート絶縁層との積層体の両端部に供給した後、80℃×10分間で乾燥した。これにより、ソース電極およびドレイン電極を形成した。

以上の工程により、図6に示す薄膜トランジスタを製造した。

[0138]

(比較例)

まず、平均厚さ1mmのガラス基板を用意し、このガラス基板上に、Auよりなるソース電極およびドレイン電極を形成した。

なお、得られたソース電極およびドレイン電極の平均厚さは、 $100\,\mathrm{nm}$ 、ソース電極とドレイン電極との距離(チャネル長L)は、 $10\,\mathrm{\mu m}$ 、チャネル幅Wは、 $1\,\mathrm{mm}$ であった。

[0139]

次に、ソース電極およびドレイン電極が形成されたガラス基板に対して、大気圧下で酸 素アラズマ処理(大気圧酸素アラズマ処理)を施した。これにより、ガラス基板に対して 表面処理を除した。

なお、大気圧酸素プラズマの条件は、RFパワー0.05W/cm²、酸素ガス流量80sccm、処理時間150秒とした。

[0140]

次に、有機半導体層形成用材料としてF8T2を1%wt/volとなるようにトルエンに溶解して液状材料を調製した。

この流状材料を、表面処理が働きれたガラス基板上に、スピンコート法(2400rpm)により供給した後、 600×10 分間で乾燥した。これにより、有機半導体層を形成した。

なお、得られた有機半導体層の平均厚さは、50nmであった。

[0141]

次に、ポリメチルメタクリレート(PMMA)を5%wt./volとなるように酢酸ブ

チルに溶解して液状材料を調製した。 この液状材料を、有機半導体層上に、スピンコート法(2400rpm)により供給し

た後、60℃×10分間で乾燥した。これにより、ゲート絶縁層を形成した。

なお、得られたゲート絶縁層の平均厚さは、50nmであった。

[0142]

次に、ゲート絶縁層上の、ソース電極とドレイン電極との間の領域に対応する部分に、 PEDOT (ポリエチレンジオキシチオフェン) の水分散液を、インクジェット法 (液滴 の半径が25μm)により供給した後、80℃×10分間で乾燥した。これにより、ゲー ト雷極を形成した。

なお、得られたゲート電極の平均厚さは、100 nmであった。

以上の工程により、薄膜トランジスタを製造した。

[0143] 2. 評価

各実施例および比較例で製造した薄膜トランジスタについて、それぞれ、しきい電圧、 S値、および、キャリア移動度を測定した。

ここで、しきい電圧とは、ゲート電圧と [d1/2 (Id:ドレイン電流の値) との関 係を表す近似式 (関係式) の値が 0 となるときのゲート電圧であり、ドレイン電流が流れ 始めるのに要するゲート電圧とみなすことができる。また、S値とは、ドレイン電流の値 が1桁上昇するのに要するゲート電圧の値である。

したがって、しきい電圧の絶対値が小さく、S値が小さく、キャリア移動度が大きいも の程、良好な特性を有する薄膜トランジスタであることを意味する。

これらの値を、表1に示す。

[0144]

	雑様トランジ	各層の	各層の構成材料		おい園へ田	しきい	超び	4417
	スタの構造	有機半導体層	第1の ゲート絶縁層	表面処理	する熱処理	(A)	[V/dec]	移動展 [cm²//s]
実施例1	トップゲート	F8T2	ポリスチレン	酸素 プラズマ処理	淅	-2	1.5	1×10-1
実施例2	トップゲート	F8T2	ポリスチレン	(ボリイニド) 下地震)	兼	7	0.5	6×10-3
実施例3	トップゲート	F8T2	ポリスチレン	酸素 プラズマ処理	如	7	1.9	r-01×6
実施例4	トップゲート	ポリヘキシルチオフェン	ボリメチル メタクリレート	硫化水素 ブラズマ処理	卓	2	2.0	5×10-1
実施例5	トップゲート	ボリフェニル アミン	ポリスチレン	ポリフェニル アミン膜	熊	0	2.0	3×10-
実施例6	トップゲート	ベンタセン	ポリスチレン	ポリフェニル アミン様	夲	2-	3.5	2×10-1
実施例7	ポトムゲート	F8T2	ポリスチレン	(第2のケート絶縁層)	黻	£-	=	4×10-
比較例	1-42-4	F8T2	ポリメチル オタクリレート	酸素 プラズマ処理	紙	-5	2.0	3×10-4

F8T2:フルオレン・ビチオフェン共革合体

表1に示すように、各実施例で製造した薄膜トランジスタは、いずれも、しきい電圧の 絶対値およびS値が小さく、キャリア移動度の値は大きいものであり、特性に優れるもの であった。

これに対して、比較例で製造した薄膜トランジスタは、特性に劣るものであった。

【図面の簡単な説明】

[0146]

【図1】第1構成の薄膜トランジスタを示す縦断面図である。

【図2】図1に示す薄膜トランジスタの製造方法を説明するための図である。

【図3】図1に示す薄膜トランジスタの製造方法を説明するための図である。

【図4】図1に示す薄膜トランジスタの製造方法を説明するための図である。

【図5】図1に示す薄膜トランジスタの製造方法を説明するための図である。

【図6】第2構成の薄膜トランジスタを示す縦断面図である。

【図7】図6に示す薄膜トランジスタの製造方法を説明するための図である。

【図8】図6に示す薄膜トランジスタの製造方法を説明するための図である。

【図9】電気泳動表示装置(電子デバイス)の実施形態を示す縦筋面図である。

【図10】図9に示す電気泳動表示装置が備えるアクティブマトリクス装置の構成を示すブ ロック図である。


【図11】電子ペーパー(電子機器)の実施形態を示す斜視図である。

【図12】ディスプレイ(電子機器)の実施形態を示す図である。

【符号の説明】

[0147] 1、11・・・・薄膜トランジスタ 2・・・・基板 3・・・・ソース電極 4・・・・ドレイン電極 5.... 有機半道体層 51....チャネル領域 61.... 第1のゲート絶縁層 62.... 第2のゲート絶縁層 7・・・・ゲート電極 8・・・・金属膜 9・・・・液状層 90・・・・面 9 1 · · · · 第1 の泡状相 91 ' · · · · 第1 のドメイン 92 · · · · 第2 の泡状相 92 ' · · · · 第 2のドメイン 93・・・・マトリックス相 99・・・・ 固化層 991・・・・第1の間化層 9 92…・第2の固化層 20…・電気泳動表示装置 30…・アクティブマトリクス装置 31 · · · · データ線 32 · · · 走査線 40 · · · 電気泳動表示部 41 · · · · 画素電極 4 2…・マイクロカプセル 420…・電気泳動分散液 421、422…・電気泳動粒子 43…・透明電極 44…・透明基板 45…・バインダ材 50…・基板 600… ・電子ペーパー 601・・・・本体 602・・・・表示ユニット 800・・・・ディスプレイ 801…本体部 802a、802b…機送ローラ対 803…孔部 804… 透明ガラス板 805.... 播入口 806.... 端子部 807.... ソケット 808.... コントローラー 809....操作部

【図1】









【図3】


【図4】













【図5】


[図6]








【図7】


【図8】














(51) Int. Cl. 7

FΙ

テーマコード(参考)

HO1L 29/78 617T HO1L 29/28

Fターム(参考) 5F110 AA16 BB01 CC05 CC07 DD01 DD02 DD03 DD05 DD12 DD13 DD14 EE01 EE02 EE03 EE04 EE06 EE07 EE42 FF01 FF02 FF06 FF09 FF27 FF35 GG05 GG06 GG07 GG25 GG28 GG29 GG42 GG57 HK01 HK02 HK03 HK04 HK06 HK07 HK25 HK32 HK33 HK34 HK35 HK38 NN71 NN72 QQ08